직렬 ATA 테스트 및 검증: Teledyne LeCroy의 프로토콜 분석 도구는 처음부터 직렬 ATA의 이러한 고유한 특성을 처리하도록 설계되었습니다. Teledyne LeCroy의 분석 및 설계 제품군은 SAS 및 SATA 프로토콜과 함께 사용하도록 특별히 개발되었으며 광범위한 프로토콜 디코딩, 전문가 오류 분석 및 기록된 트래픽을 디코딩하고 볼 때 완전한 사용자 지원을 제공합니다. 다양한 트래픽 보기, 고급 트리거링, 데이터 필터링, 트래픽 생성 및 오류 주입 기능과 결합된 이 광범위한 프로토콜 지원을 통해 엔지니어는 SATA 관련 문제에 빠르게 익숙해지고 처음 발생하는 새로운 문제를 빠르게 이해할 수 있습니다.
Teledyne LeCroy는 직렬 ATA 트래픽의 중요한 구성 요소에 대한 실시간 하드웨어 트리거링 및 필터링을 포함하여 직렬 ATA 분석에 필요한 모든 것을 제공합니다. Teledyne LeCroy의 Expert Analysis 소프트웨어는 명령, FIS 및 프리미티브를 나타내기 위해 접을 수 있고 색상으로 구분된 패킷을 사용하여 전체 디버그 프로세스를 단순화합니다. 이것은 Teledyne LeCroy가 잘 알려진 사용 및 이해의 용이성과 함께 낮은 수준의 세부 사항으로 포인트 앤 클릭 "드릴다운"을 제공합니다.
SATA(직렬 ATA) 기술에 대해 자세히 알아보기
SATA(직렬 ATA) 개요
스토리지 업계는 지배적인 데스크톱 스토리지 인터페이스인 병렬 ATA에서 직렬 ATA로의 대규모 전환 과정에 있습니다. 이 마이그레이션은 업계 전반에서 컴퓨터 기반 통신을 위한 직렬 기술로의 광범위한 전환을 반영합니다. 주로 향후 칩셋에 필요한 낮은 전압과 비용으로 구동되는 직렬 ATA는 업계 전반에 걸쳐 채택될 준비가 되어 있습니다. 이 사양은 병렬 ATA 명령 세트와의 소프트웨어 호환성을 신중하게 유지합니다. 또한 새로운 SAS(Serial Attached SCSI) 표준과 물리 계층에서 호환되는 더 작고 얇으며 저렴한 케이블을 제공합니다.
특징
- 퍼포먼스 - 병렬 ATA에는 몇 배 더 많은 속도를 지원할 수 있는 확장성이 없으며 성능 용량에 근접하고 있습니다. 대조적으로 직렬 ATA는 초당 1.5기가비트(150MB/s의 데이터 속도에 해당)에서 시작하여 초당 최대 6기가비트까지 로드맵을 정의합니다.
- 낮은 전압 - 병렬 ATA의 5볼트 신호 요구 사항은 업계에서 칩 코어 전압을 계속해서 낮추면서 충족하기가 점점 더 어려워질 것입니다. 직렬 ATA는 향후 제조 공정에 더 적합합니다. 신호 전압을 약 250밀리볼트(1/4볼트)로 줄입니다.
- 핀 수 - 현재 병렬 ATA 인터페이스에는 인터페이스 칩에 들어가는 26개의 신호 핀이 있습니다. 직렬 ATA는 4개의 신호 핀만 사용하므로 핀 효율성이 향상되고 고집적 칩 구현이 가능합니다.
- 개선된 케이블링 - 병렬 ATA 부피가 큰 리본 케이블에는 40핀 헤더 커넥터가 포함되어 있습니다. 직렬 ATA는 더 긴 케이블과 섀시 내부의 향상된 공기 흐름을 제공하는 얇고 유연한 케이블 연결 체계를 도입했습니다.
- 소프트웨어 호환 - 직렬 ATA는 레지스터 수준에서 병렬 ATA와 호환됩니다. 즉, 직렬 ATA가 작동하기 위해 기존 소프트웨어 및 운영 체제를 변경할 필요가 없으며 기존 운영 환경과의 하위 호환성을 제공합니다.
- SAS 호환성 - Serial ATA가 제공하는 중요한 기능은 SATA가 Serial Attached SCSI와 호환되는 폼 팩터가 될 것이라는 기대입니다. SATA 드라이브는 직렬 연결 SCSI 커넥터에 직접 연결되며 시스템에서 지원되는 경우 투명하게 SATA 장치로 작동합니다. 이를 통해 고성능을 위해 Serial Attached SCSI 드라이브를 사용하거나 메가바이트당 비용이 저렴한 스토리지 플랫폼을 제공하는 SATA 드라이브를 사용할 수 있는 시스템을 배포할 수 있습니다.
- SATA DevSleep™ - 최신 SATA 3.2 사양에는 전력 소비를 줄이고 배터리 수명을 늘리고 데이터 센터의 에너지를 절약하도록 설계된 새로운 기능인 DevSleep이 포함되어 있습니다. SATA 인터페이스의 3.3V 전원 핀을 재사용하여 장치가 절전 모드보다 전력을 덜 사용하는 절전 상태로 들어가도록 지시합니다. 대부분의 저전력 모드에서 이 새로운 기능은 원활한 사용자 경험을 보장하기 위해 프로토콜 계층에서 광범위한 테스트가 필요합니다.
아키텍처
- 직렬 ATA는 전이중 프로토콜입니다. 버스 아래로 이동하는 각 장치의 신호 흐름이 연속적으로 있습니다. 장치와 호스트가 동시에 전송(TX) 및 수신(RX)하고 있습니다.
- 양방향 트래픽 패턴으로 버스 협상 오버헤드가 필요하지 않음
- 데이터 문자 대 프리미티브 - 프리미티브는 직렬 ATA 프로토콜 내에서 가장 단순한 요소입니다. 프리미티브는 직렬 회선 기능(X_RDY, CONT 등)의 제어를 초기화하는 데 사용되는 32비트 DWORD입니다. 이러한 "핸드셰이킹" 및 흐름 제어 신호 외에도 프리미티브는 사용자 데이터를 구분하거나 "프레임"하는 데 사용됩니다.
- 프레임 정보 구조(FIS) - 프레임은 호스트와 장치 간에 교환되는 분리할 수 없는 정보 단위입니다. 프레임은 SOF 프리미티브, 프레임 정보 구조(FIS), FIS의 내용에 대해 계산된 CRC 및 EOF 프리미티브로 구성됩니다. FIS는 프레임의 사용자 페이로드입니다. 프레임은 앞에서 설명한 것처럼 호스트와 장치 간에 정보를 전달하는 Dword 그룹입니다.